<thead id="xdx2h"></thead>

  • <li id="xdx2h"></li>
      <input id="xdx2h"><ruby id="xdx2h"><address id="xdx2h"></address></ruby></input>

      <thead id="xdx2h"><ruby id="xdx2h"></ruby></thead>

          400-8855-170
          簡體中文

          產品中心

          Virtex UltraScale
          Virtex UltraScale

          在 20nm 實現

          最佳性能與集成

          產品表

          系列分類
          系統邏輯單元(K)
          DSP silce
          內存(Mb)
          GTY/GTM 收發v器 (32.75/58 Gb/s)
          I/O
          查看詳情
          產品優勢
          Virtex UltraScale 產品優勢

          Virtex? UltraScale? 器件在 20nm 提供最佳性能與集成,包含串行 I/O 帶寬和邏輯容量。

          應用

          作為在 20nm 工藝節點的業界僅有高端 FPGA,此系列適合從 400G 網絡到大型 ASIC 原型設計/仿真的應用。

          在 FinFET 實現每瓦最高性價比
          可編程的系統集成
          · 多達 5.5M 系統邏輯單元,采用 20nm 工藝,和第 2 代 3D IC
          · 集成式 100G 以太網 MAC 和 150G Interlaken 內核
          系統性能提升
          · 高利用率使速度提升兩個等級
          · 30G 收發器: 用于芯片對芯片、芯片對光纖的 28G 背板
          · 功耗減半的 16G 背板收發器
          · 2400Mb/s DDR4 可穩定工作在不同 PVT 條件下
          BOM 成本降低
          · 成本降低達 50% – 是 Nx100G 系統每端口成本的?
          · VCXO 與 fPLL (分頻鎖相環) 的集成可降低時鐘組件成本
          · 中間檔速率等級芯片可支持 2400 Mb/s DDR4
          降低總功耗
          · 較之上一代,達 40% 功耗降低
          · 通過的類似于 ASIC 的時鐘實現精細粒度時鐘門控功能
          · 增強型系統邏輯單元封裝減小動態功耗
          加速設計生產力
          · 與 Kintex? UltraScale 器件引腳兼容,可擴展性高
          · 從 20nm 平面到 16nm FinFET 的無縫引腳遷移
          · 與 Vivado? Design Suite 協同優化,加快設計收斂
          應用場景
          • 480*340
            計算加速
          • 480*340
            5G 基帶
          • 480*340
            有線通信
          • 480*340
            雷達
          微信

          掃一掃

          微信加好友
          聯系電話:
          400-8855-170
          国产乱人伦无无码视频试看|99视频在线精品国自产拍|久久久噜噜噜久久中文字幕|91精品无码一区|国产v综合v亚洲欧美大
          <thead id="xdx2h"></thead>

        1. <li id="xdx2h"></li>
            <input id="xdx2h"><ruby id="xdx2h"><address id="xdx2h"></address></ruby></input>

            <thead id="xdx2h"><ruby id="xdx2h"></ruby></thead>